HOME    About this site    mypage    Japanese    library    university    Feedback

University of the Ryukyus Repository >
Faculty of Engineering >
Bulletin >
The Science Bulletin of the Division of Agriculture, Home Economics and Engineering  >
No.11 (1964/12) >

 
Title :Logic and Circuits of a Delay-Line Number Sieve
Title alternative :特殊デイジタル計算機“遅延線路数ふるい”の論理および回路設計(摘要)
Authors :Kyan, Seiki
Authors alternative :喜屋武, 盛基
Issue Date :Dec-1964
Abstract :いわゆる万能デイジタル計算機(general purpose digital computer)は文字通り万能でありあらゆる種類の演算から言語の翻訳などに至るまで適当なプログラミングにより行なうことができる。しかしこの型の計算機はある種の計算にはまったく不向きで,その驚くべき早さの演算能力をもってしても相当長い時間を必要とすることが知られている。整数論の二次不定方程式やその他の平方剰余の問題を解くのに使はれる連立合同式の解法がその一つである。この種の計算を万能計算機に行なわせるには経済的に不可能なことなので,この計算だけを行なわせる特殊目的のデジタル計算機の開発が数年前から試みられている。この論文では“数ふるい”と称する連立合同式を解くことのみを目的とする電子計算機の論理設計と回路試作について論じている。この計算機の記憶装置(メモリ)としてはLC遅延線路を主体として20.5μsの長さの遅延線路に21ビットのパルスをたくわえまた1ビットの記憶にはフリップフロップを用いて行なった。演算をコントロールする主要部分である計数回路には遅延線路を用いた特殊な設計のビート計数回路を用いて信頼度を高めることができた。このため高価な電子管式計数器の使用をはぶくことができた。試作機の全記憶容量は240ビットである。この容量の範囲で可能な種々の連立合同式の計算を行なわせて正しい結果を得ることができた。最後に誤動作自動検出装置について論じ,その論理設計も行なった。
Type Local :紀要論文
ISSN :0485-7828
Publisher :琉球大学農家政工学部
URI :http://hdl.handle.net/20.500.12000/19458
Citation :琉球大学農家政工学部学術報告 = The science bulletin of the Division of Agriculture, Home Economics & Engineering, University of the Ryukyus no.11 p.168 -198
Appears in Collections:No.11 (1964/12)

Files in This Item:

File Description SizeFormat
No11p168.pdf1543KbAdobe PDFView/Open